机械网--集成系统PCB板设计的新技术

概述 目前的电子设计大多是集成系统级设计，全部项目中既包括硬件整机设计又包括软件开发。这类技术特点向电子工程师提出了新的挑战。首先，如何在设计早期将系统软硬件功能划分得比较公道，构成有效的功能结构框架，以避免冗余循环进程；其次，如何在短时间内设计出高性能高可靠的PCB板。由于软件的开发很大程度上依赖硬件的实现，只有保证整机设计1次通过，才会更有效的缩短设计周期。本文论述在新的技术背景下，系统板级设计的新特点及新策略。众所周知，电子技术的发展日新月异，而这类变化的根源，主要1个因素来自芯片技术的进步。半导体工艺日趋物理极限，现已到达深亚微米水平，超大范围电路成为芯片发展主流。而这类工艺和范围的变化又带来了许多新的电子设计瓶颈，遍及全部电子业。板级设计也遭到了很大的冲击，最明显的1个变化是芯片封装的种类极大丰富，如BGA，TQFP，PLCC等封装类型的出现；其次，高密度引脚封装及小型化封装成为1种时尚，以期实现整机产品小型化，如：MCM技术的广泛利用。另外，芯片工作频率的提高，使系统工作频率的提高成为可能。而这些变化一定给板级设计带来许多问题和挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引发的时序及信号完全性问题；第3，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB板设计有以下3种趋势：高速数字电路（即高时钟频率及快速边沿）的设计成为主流。 产品小型化及高性能必须面对在同1块板上由于混合信号设计技术（即数字、模拟及射频混合设计）所带来的散布效应问题。 设计难度的提高，导致传统的设计流程及设计方法，和PC上的CAD工具很难胜任当前的技术挑战，因此，EDA软件工具平台从UNIX转移到NT平台成为业界公认的1种趋势。高速数字系统PCB板解决方案1般情况下，当信号的互连延迟大于边沿信号翻转阀值时间的20%时，板上的信号导线就会显示出传输线效应，即连线不再是显示集总参数的单纯的导线性能，而是显现散布参数效应，这类设计即为高速设计。在高速数字系统设计中，设计者必须解决由寄生参数而至使的毛病翻转及信号失真问题－即时序和信号完全性问题。目前这也是高速电路设计者必须解决的瓶颈问题。传统的物理规则驱动我们可以发现在传统的高速电路设计中，电气规则设定和物理规则设定是分开的。这就带来了以下的缺点：在设计早期工程师不能不花费很多精力进行详实的前后端（即，逻辑建立－物理实现）分析，以计划出满足电气需求的物理布线策略。 高速效应是1个复杂的课题，不能简单的通过布线长度及并行线的控制到达预期的效果。 设计者一定会面对这样的窘境，带有假象成分的物理规则在实际布线中根本不适用，他不能不反复进行规则修改，使其具有实用价值。 当布线完成以后，可以用后验证工具进行分析买房不移户口拆迁了怎么赔。但如果发现问题，工程师必须返回到设计中，进行结构或规则的调解。这是1个循环的冗余进程坟墓是否可以拆迁。一定会影响产品上市时间。 当设计中唯1几根或几10根关键线网时，物理规则驱动可以很好的完成设计任务；但当设计中几百根，乃至几千根线网时，物理规则驱动的方法就根本没法胜任设计任务。电子技术的发展呼唤新方法、新工具出现，来解决设计面临的瓶颈问题。为解决物理规则驱动高速设计的缺点，业界从事高速数字电路设计EDA工具研发的有识之士，在3年条件出了实时电气规则驱动物理布局布线的构想，从设计思想上对高速数字设计流程进行了改革。全新的电气规则驱动：互连综合互联综合是实时电气规则驱动方法的1个典型术语，即在物理布局布线进程中，互联综合器实时根据电气规则束缚条件，进行分析，提取出满足设计者要求的布线策略，使设计1次通过成功。这类方法通过互联综合将电气需求和物理实现精确的集成起来，从根本上消除物理规则驱动方法的缺点。互联综合流程以下：在工具中输入噪声束缚及时序束缚规则； 时序控制布局，使之满足时序束缚要求； 实行信号完全性预优化； 板级综合，确保关键线网满足电气需求； 完成普通线网的布线； 布线综合优化。通过电气规则驱动的方法就能够有效的在设计布局布线之前进行质量评估，检测信号失真情况，肯定匹配的线网拓扑结构及恰当的终端匹配结构和阻值。在完成布局布线后，可进行后验证，用软件示波器直观的检测波形。对这时候候所发现的时序及失真问题，可用布线综合优化功能予以解决。黄金工具组合及设计流程现在有许多EDA厂商都可以提供高速系统PCB设计的EDA工具，帮助用户在这1领域中有效的提高设计质量，缩短设计周期。在利用电气规则驱动方法的EDA系统板级工具中最具代表性确当数美国Mentor Graphics公司ICX软件包。它最早提出了互联综合概念，也是目前业界最成熟的工具组合。该软件包有目前业界流行的即插即用的特点，它可以集成在许多厂商的PCB经典EDA设计流程中。混合信号设计解决方案由于设计小型化成为时尚，消费者需要高性能、低价位的商品，厂商为适应市场竞争，要求研发人员在尽可能短的时间内，开发出不同种类、不同功能配置的高性能低本钱的产品，占据市场。这就带给设计者许多新的设计挑战。例如：在同1块基板上利用数模混合技术，乃至射频技术，来实现设计小型化及提高产品功能的目的。盛行世界的手机就是1个最典型的例子。业界1样已有相应的解决方案－设计小组、并行设计、派生及设计复用是最典型的策略。(1) 传统的串行设计即电子工程师在完玉成部前端电路设计以后，转交给物理板级设计者完成后端实现。设计周期是电路设计及板级设计时间之和。(2) 新颖的并行设计在小型化成为设计主流思想及混合技术被广泛采取以后，串行设计方法就有些落伍了。我们必须从设计方法上进行革新，同时利用功能强大的EDA工具来辅助设计者进行设计，才能适应及时上市的要求。众所周知，我们每个人不可能成为所有领域的专家，也不可能在短时间内将所有工作完成得最好、最快。设计小组的概念，在这类背景下提出，并得以广泛的利用。目前许多公司均采取设计小组的方法，合作进行产品开发。即根据设计复杂程度及功能模块的不同，将全部设计划分成不同功能BLOCK块，由不同的设计开发人员并行进行逻辑电路和PCB板设计；然后在设计顶层，将各个BLOCK块终究的设计结果，以“器件”的方式调入，合成1块整板设计。这类方法称为PCB板设计复用。通过这类方法我们不难看出，它可以极大的缩短设计周期，设计时间仅为用时最多的BLOCK块的设计时间和后端接口连接处理的时间之和。工具标准化和第3方工具集成目前有许多厂商从事电子设计自动化（EDA）工具的开发工作，如Cadence，Synopsis，Mentor Graphics为主要的EDA工具供应商；除此之外，还有许多其他EDA厂商。EDA所触及的领域很广泛，包括网络、通讯、计算机、航天航空等。产品则触及系统板极设计、系统数字/中频模拟/数模混合/射频仿真设计、系统IC/ASIC/FPGA的设计/仿真/验证、软硬件协同设计等。任何1家EDA供应商均很难提供满足各类用户的不同设计需求的最强的设计流程。从市场占有来看，Cadence的强项产品为IC板图设计和服务，Synopsis的强项产品为逻辑综合，Mentor Graphics的强项产品为PCB设计和深亚微米IC设计验证和测试等。毫无疑问，现代电子设计越来越依赖EDA工具和技术，EDA厂商则采取产品标准化的方法来适利用户的这类需求，许多设计者在他的设计流程中采取多家公司的强项产品，组成最好的设计流程。各EDA厂商纷纭提高自己的强项产品的兼容性和集成第3方产品的能力，来适利用户的潜伏需求。(3) 派生技术以民用产品为主的厂商，为适应不同层次用户的需求，常常需要开发不同功能、不同档次的产品去占有市场。过去针对不同功能的产品开发，我们常常采取不同的设计流程来分别实现，即用不同设计数据生产不同功能的板子来实现产品。缺点是本钱加大及设计周期延长，同时增加了产品人为的不可靠因素。现在许多厂家采取派生技术来解决以上问题，即用同1个设计流程数据派生出不同功能系列的产品，从而到达降落本钱、提高质量的目的。为了适利用户的这类需求，许多EDA厂商均在自己的产品中增加了派生规则检查（DRC）功能，如：Mentor Graphics的Board Station，Zuken－Redac等，以Board Station为例，它提供了完全的，从前端电路设计的派生功能模块分配拆迁房子不给赔偿怎么办，到后真个物理布局规则检查、产生不同派生产品的元器件清单表、生产加工数据、光绘数据及加工装配图等，从而完全结束了这类设计困扰。(end)资讯分类行业动态帮助文档展会专题报道5金人物商家文章